集成电路公司澜起科技 (Montage Technology) 推出了其 CXL 3.1 内存扩展控制器 (MXC)，目前正在接受包括 AMD 和英特尔在内的一些主要客户的测试。该控制器符合 CXL 3.1 Type 3 规范（CXL 互连标准的最新版本），并支持 CXL.mem 和 CXL.io 协议。澜起科技表示，该控制器可提供低延迟内存扩展、高带宽性能以及适用于下一代数据中心服务器的轮询功能。
CXL 3.1 MXC 基于 PCIe 6.2 物理层接口构建，可实现 64 GT/s (x8) 的数据传输速率。它提供灵活的配置，支持多带宽和多速率，可通过两个 x4 端口进行拆分。其尺寸为 25 毫米 x 25 毫米，支持高性能计算环境中常见的 EDSFF (E3.S) 和 PCIe 附加卡 (AIC) 规格，例如服务器、全闪存阵列和边缘计算平台。该芯片配备双通道 DDR5 内存控制器，运行速度高达 8000 MT/s（百万次传输/秒）。
该控制器包含双 RISC-V 微处理器，分别用作应用处理单元 (APU) 和安全处理单元 (SPU)，以支持系统管理。该系统可以动态调整 DDR 和 CXL 内存资源，在硬件内管理安全性，并实时响应系统事件。
该芯片还具有多种通信接口，包括用于传感器和控制数据的SMBus/I3C接口、用于与其他芯片进行高速通信的SPI接口，以及用于测试和调试硬件的JTAG接口。该芯片无需复杂的流程即可进行固件更新。
AMD 数据中心生态系统和解决方案公司副总裁 Raghu Nambiar 表示：“CXL 内存扩展和分层是未来数据中心计算的基础技术，尤其是在实现异构内存架构方面。”
英特尔的 Ronak Singhal 表示，CXL 3.1 MXC 是“朝着可扩展内存架构和扩展的 CXL 生态系统迈出的重要一步”。
随着云资源池化需求的不断增长，标准内存架构可能会遭遇可扩展性和带宽瓶颈。澜起科技旨在通过 CXL 内存池化技术，帮助客户更高效地利用内存。
澜起科技总裁 Stephen Tai 表示，CXL 3.1 MXC“通过基于标准的解决方案加速了业界对分解式内存架构的采用，并成为下一代计算基础设施中内存池化和共享的基础。”
